配線パターンを考慮した膜厚分布の3次元解析が可能に
めっきシミュレータ「FabMeister-EP」ver.3.0の販売を開始
2008年7月25日
みずほ情報総研株式会社
みずほ情報総研株式会社(本社:東京都千代田区、代表取締役社長:小原 之夫)は、本日より、めっきプロセスの最適設計を支援する高速解析ツール「FabMeister-EP」ver.3.0の販売を開始いたします。
エレクトロニクス分野における電子デバイスの微細化、精密化、3 次元化に伴い、従来までの試行錯誤によるめっきプロセスの設計は限界に達しており、理論に基づくプロセス設計技術の重要性が高まっています。みずほ情報総研では、2005年より、製造現場における装置設計、パターン設計、パターンレイアウトなどのめっきプロセスの最適設計を支援するシミュレータ「FabMeister-EP」(*1)を提供してまいりました。本ソフトウェアは、めっき膜厚分布の最適化に要する試作工程を大幅に削減することを可能とするものです。
新たに発売する「FabMeister-EP」ver.3.0では、ユーザインターフェース、汎用CADデータのインポート、3次元解析などの機能を大幅に拡充し、容易な操作性とより高度な解析機能を実現しました。従来困難であった、パターンめっきにおけるワーク面内から個別パターンに至る全スケールの膜厚分布の3次元解析を可能とするとともに、めっき槽内の物質輸送の解析機能を新たに追加し、ダマシンプロセス(*2)やフィリングめっき(*3)など、イオンや添加剤の拡散・泳動が支配的なめっきプロセスのシミュレーションを可能としました。
みずほ情報総研では、今後3年間で50ライセンスの販売を見込んでおり、導入サポートからカスタマイズ、受託解析などのコンサルティングサービスを通じ、めっきプロセスの最適設計を支援いたします。
「FabMeister-EP」ver.3.0の主な特徴
- めっき液の電気化学測定による実測値を反映しためっき膜厚分布の3次元解析
- ワーク(ウェハ)面内、個片基板(チップ)内、個別パターン内の全スケールの膜厚の解析
- めっき膜厚分布の時間発展の解析
- めっき膜厚に依存するシード膜抵抗を考慮した解析
- 充実したユーザインターフェースによる容易な操作
- 汎用CADデータの読み込み機能
- パターン化率平均化近似機能により、計算精度を保持したままメッシュ数(計算コスト)の大幅削減を実現
「FabMeister-EP」ver.3.0の適用先
- めっき槽の最適設計
- 遮蔽板の最適設計
- 補助電極の最適設計
- 配線パターンの最適設計
- ダミーパターンの最適設計
- 電解液中でのイオンや添加剤を考慮しためっき現象の解明
動作環境(推奨スペック)
- OS: Microsoft® Windows® 2000、Me、XP、Vista®
- CPU: Pentium® 4プロセッサー 1GHz相当以上
- メモリ: 1GB以上
解析例
円柱構造体のめっき膜厚分布
めっき槽内の電位分布
- *1「FabMeister」は、みずほ情報総研株式会社の登録商標です。
- *2半導体製造プロセスとして用いられている絶縁膜に溝加工を施し、そこに配線材料となる銅をめっき等の方法で埋め込み、溝外部の余分な銅薄膜をCMP(Chemical and Mechanical Polishing:化学的・機械的研磨)によって除去することにより配線を形成する技術。
- *3プリント配線板のビルドアップビアの穴内部をめっき加工により導体で満たし、上下の層間を電気的に接続する技術。
ニュースリリースに関するお問い合わせ
みずほ情報総研株式会社
広報室 佐藤 綾子、平石 祐二
電話:03-5281-7548
E-mail:info@mizuho-ir.co.jp
サービスに関するお問い合わせ
みずほ情報総研株式会社
サイエンスソリューション部 近藤 治
電話:03-5281-5303
お問い合わせ
担当:広報室
電話:03-5281-7548